Spirentサークルロゴ

プレスリリース

スパイレントとケイデンスが協業し、シリコン前検証に先進のチップセット・テストを導入

共同ソリューションによりシリコン開発から市場投入までの時間を短縮し、業界の最新イノベーションを実現

カリフォルニア州カラバサス- 2023年10月31日- 次世代デバイスおよびネットワークのテストおよび保証ソリューションのリーディングプロバイダーであるSpirent Communications plc(LSE:SPT 以下、Spirent)は本日、ケイデンス・デザイン・システムズ社(本社:米国カリフォルニア州)との協業により、プレシリコン検証からポストシリコン検証までのギャップを埋めるネットワーキング・システム・オン・チップ(SoC)検証ソリューションを共同で提供することを発表しました。

今回の協業により、ケイデンスのPalladium ®Z2 Enterprise EmulationおよびProtium™ X2 Enterprise Prototypingシステムにおいて、洗練された仮想イーサネット・トラフィックのエミュレーションとテスト機能がプレシリコンの検証に提供されます。拡張性と柔軟性に優れたこのソリューションはアプリケーション・レベルで1Gから800Gまでのあらゆるポート速度をエミュレートし、必要に応じて新しいユースケースを可能にする追加機能を迅速に導入することができます。

Spirentとケイデンスが共同開発したこのソリューションはデータセンターやその他の高性能アプリケーションの設計検証に必要なデータ帯域幅の増加を可能にするよう設計されています。このパートナーシップはSpirent TestCenterの最先端のデータ転送速度とポート密度をケイデンスのPalladiumおよびProtiumシステムの業界をリードする検証機能と組み合わせ、再利用可能でポータブルな自動テストケースを備えた統合ソリューションとして提供します。

SpirentのCloud and IP BU, VP of Product Management, Aniket Khoslaは次のように述べています。「次世代ネットワーキング製品の事前検証から事後検証までのギャップを埋めるため、Spirentの柔軟性とコスト効率の高いソリューションを通じて大手計算ソフトウェアベンダーと協力できることを嬉しく思います。ケイデンスとの協業により、最新のチップ設計検証ソリューションを利用できるようになり設計ライフサイクルの初期段階で重要な問題を特定し、業界を牽引する最新のイノベーションの市場投入までの時間を短縮することができます。これにより開発期間を短縮し、複雑なイーサネット・チップセット設計プロセスのテストを簡素化し、新製品が期待通りの性能を発揮することを確認することができます。」

ケイデンス社のSystem and Verification Group, Senior Product Management Group Director,Michael Young氏は次のように述べています。「ケイデンスはSpirentとの協業を通じて業界リーダーと協力し、プレシリコン検証市場にクラス最高のソリューションを提供するというコミットメントを継続しています。PalladiumエミュレーションとProtiumプロトタイピング・システムに統合されたSpirentのイーサネット・トラフィック・エミュレーションとテスト機能により、互いの顧客は実世界のトラフィックとシナリオで検証を拡張し市場投入までの時間を大幅に短縮することができます。」

ジョイント・ソリューションのユニークな利点は以下の通りです:

  • 1Gから800Gまでのアプリケーション・レベル・テストにおいて、シリコン・バリデーション前の効果的で効率的なテストが可能

  • 外部テストハードウェアを必要とせず、テストアプリケーションとエミュレーション環境を包括的に統合

  • 初期段階のチップ設計で問題を特定し修正することによるコスト削減

  • シリコン開発前後の検証ギャップを埋める統合テスト・プラットフォームにより、製品開発の初期段階から顧客への導入まで継続的なテストを可能にする

  • シリコン製品のライフサイクルの全フェーズをテストする能力、時間を節約するアプリケーションの再利用、より効果的な測定と結果分析のための標準メトリクスの実装、CI/CDワークフローへの容易な統合

  • シリコン開発ライフサイクル全体を加速

Aniketは次のように続けています。「チップの設計には時間がかかるため、シリコン設計の前段階で早期にテストを行うことで開発サイクルの後半に発生する問題やリスクを低減し、最新の技術革新の市場投入までの時間を短縮することができます。新しい統合テスト・プラットフォームはテストの複雑さを軽減し、イーサネット・チップセットの技術設計と開発を加速します。」

詳細については、www.spirent.jp/campaign/accelerate-chipset-design-and-development-with-cadence、ショートビデオをご覧いただき、Spirent Chip Design Verification Solutionのデータシートをダウンロードしてください。

プレス&エディトリアル連絡先

Americas

Sherri Walkenhorst
Connect Marketing

電話番号: +1-801-373-7888

EMEA

Anne Harding
The Message Machine

電話番号: +44 7887 682943

APAC

Janet Peng
Spirent

電話番号: +86 (10) 82330055 (ext. 160)